隨著市場需求的增加以及技術的發展，微電子封裝逐漸走向小型化、集成化和低成本，封裝形式不斷從二維封裝向 3D 的堆疊封裝推進。同時，傳統摩爾定律( Moore's Law) 的特征尺寸不斷接近集成電路技術工藝的物理極限，單純縮小芯片特征尺寸已不能滿足半導體技術和電子產品發展的需求，系統級封裝( System in Package，SiP) 技術從封裝工藝角度成為另一種延續摩爾定律的技術路線，越來越受到關注并得到應用。

從互連技術角度，SiP 可分為兩大類: ① 通過傳統的芯片組裝技術實現多芯片或器件的封裝，如引線鍵合、載帶自動焊( TAB) 、倒裝焊等; ② 通過直接互連實現芯片堆疊，如通過硅通孔( TSV) 技術實現將一個芯片直接連接到另一個芯片上。圖 1 為國際半導體技術藍圖( ITＲS) 總結的當前 SiP 的主要封裝結構?？梢钥闯?，系統級封裝已經不再是一種單一的封裝技術，這種 技 術 包 括 引 線 鍵 合、倒 裝 焊、TAB、封 裝 堆 疊( PoP) 、封裝嵌入( PiP) 、芯片堆疊( CoC) 、圓片級封裝( WLP) 、硅通孔( TSV) 、埋入式基板等封裝工藝的混合開發和集成。SiP 綜合了多種封裝工藝，內部結構復雜，使用材料多樣，這導致了其面臨著更加復雜的可靠性問題。

經過多年努力，人們已對 SiP 的可靠性開展了大量的研究工作，并已取得了一定的成果。筆者將介紹SiP 產品在熱應力、機械應力和電磁干擾下的可靠性研究現狀和主要失效機理，并針對航天領域使用的SiP 產品，分析可靠性方面依然存在的問題，并提出相關建議。

1 SiP 的可靠性研究現狀

相比單片集成電路，SiP 內部復雜的封裝結構以及多種芯片、元件的組合構造導致其對熱應力、機械應力以及電磁干擾更加敏感，易出現失效。

1.1 熱應力

當芯片、元件高度集成時，產品在組裝焊接時會造成溫度分布不均勻; 在工作時，隨著內部芯片、組件產熱的增加，溫度會不斷增加，尤其是功率型器件的存在。溫度的不均勻分布以及異常高溫的出現，都會對SiP 內部封裝結構造成損傷，不同材料之間因熱膨脹系數不一致將產生熱失配，界面會出現分層、裂紋等失效現象。

SiP 在設計過程中主要通過熱仿真的方法分析其熱應力的分布情況，可能存在的熱點等，據此通過更改SiP 設計改善其熱設計。中電 29 所的季興橋利用有限元分析方法對 SiP 中芯片堆疊和倒裝焊接兩種高密度芯片組裝做了熱仿真分析，發現在同等環境下倒裝焊芯片的溫度要高于芯片堆疊封裝。臺灣成功大學的 Deng 等利用計算流體動力學軟件建立了回流焊爐子的熱分布模型，通過數值模擬的方法建立 SiP 的共軛傳熱模型，進一步研究了 SiP 在回流焊過程中的熱行為，并通過實驗驗證了模擬的有效性。張旻澍等研究了在經歷回流焊工藝后堆疊焊球的形狀，發現在回流焊過程由于上層器件的翹曲，堆疊焊球會呈現出不一致的焊接成型，如圖 2 所示，并通過模擬發現雪人式焊球的應力集中現象比水桶狀焊球更加嚴重，同時認為現有標準無法對堆疊焊球的可靠性進行合適的測試評估。針對內部缺陷對熱應力的影響，日本Toyama Prefectural 大學的 Takahiro Kinoshita 等開展了相應的研究。他們通過有限元方法分析了硅通孔( TSV) 結構中存在空洞時熱應力大小及分布情況，發現熱應力主要集中在空洞周圍，如圖 3 所示。

在高溫狀態，如果有高濕度條件的引入，塑封的SiP 產品更容易出現腐蝕、爆米花、熱濕應力失效。華南理工大學廖小雨研究了 SiP 在濕熱環境下應力的分布，發現濕應力主要集中在芯片與其他材料相接觸的界面處，其原因是芯片不吸濕，塑封料的濕膨脹較大以及粘結層處于基板和芯片、芯片與芯片之間。相同的濕熱環境下，雙芯片 SiP 封裝可靠性受頂層芯片的影響更顯著。該課題組還通過有限元軟件 Abaqus 對雙芯片 SiP 封裝整體在溫度循環條件下進行了應力應變分析，發現底層芯片、粘結層與塑封體相互接觸的 4個邊角承受大的應力應變。在熱載荷作用下，芯片越薄，SiP 封裝體所承受的熱應力越大; 黏結層越薄，SiP 封裝體所承受的熱應力越小。當芯片厚度小于200 μm 時，熱應力會明顯增加，同時，SiP 封裝體的熱應力受塑封體材料屬性影響明顯。

1. 2 機械應力

隨著 SiP 在各行各業中的應用越來越廣，芯片或器件的堆疊帶來的機械方面的可靠性挑戰也逐漸成為人們非常關心的一個問題。SiP 在機械應力方面的可靠性主要涉及堆疊封裝的厚度和尺寸、熱失配、焊點可靠性和包封體的硬度等。

當 SiP 產品中堆疊的薄芯片通過引線鍵合實現互連時，由于鍵合過程會對芯片引入很大的應力，內部互連時需要對鍵合絲的跨度尺寸特別關注。當堆疊芯片厚度在 75 μm 左右，很少進行引線鍵合，以避免芯片碎裂; 當堆疊芯片厚度增加到 150 μm 或更大時，鍵合絲的跨度可達 2 mm。目前，通過 TSV、微凸點技術等先進堆疊工藝的應用，國內堆疊封裝實現的堆疊芯片數量已經達到 128 層。

由于硅基芯片存在壓阻效應，SiP 封裝引入的機械應力會影響產品的性能。由于硅晶圓、襯底、模塑化合物和粘接材料之間存在熱失配，SiP 在使用過程存在熱 － 機械應力。因此選擇合適的封裝材料以及采用合理的工藝流程，有利于減少熱 － 機械應力。仿真技術的引入，可對新設計的 SiP 產品的熱失配應力進行模擬，有利于減少產品的熱 － 機械應力。

SiP 產品有復雜的互連系統，焊點的可靠性關系到異質材料間電氣與機械連接的可靠性，在很大程度上決定了產品的質量。SiP 在循環彎曲、跌落等機械應力作用下，主要的失效點集中在焊點位置，特別是當包封體的硬度較大時。高硬度的包封體會將更多的力傳遞到焊球上，加速互連失效。除此之外，傳遞到內部的力會引起基板變形、翹曲，導致芯片的破碎、基板粘接分層、封裝和基板間的焊接脫落等失效現象。新加坡的 Lee 等在有限元仿真分析的基礎上，考慮蠕變、彈性、塑性應變等多種失效機理，應用Cofin-Manson 疲勞壽命定律，成功預測各種封裝焊點的疲勞強度; Kimiko Mishiro 等預測了 BGA /CSP 跌落試驗的可靠性，并與仿真結果進行比較，對焊球跌落過程中受到的形變做詳細的分析。西安電子科技大學的韓培宇通過對 SiP 進行機械結構振動分析及可靠性計算實現了 SiP 系統上的芯片位置和尺寸的優化。

1. 3電磁干擾

SiP 作為高度集成的封裝技術，存在高速、高密度、高功耗、低電壓和大電流的發展趨勢，產品的抗電磁干擾能力對新產品的成敗起到關鍵性的作用，其中電源分布網絡( PDN) 設計和電源完整性( PI) 研究的挑戰日益嚴峻。

理想的電源供給系統提供的電壓是一個恒定值，但是，實際的供電系統并不是穩定的。這是因為供電網絡是一個分布式網絡，存在大量的寄生電阻、寄生電感、寄生電容以及導納等。圖 4 顯示了一個串聯反相器示意圖。其中，晶體管的柵極為輸入端，漏極為輸出端。而晶體管的柵極可以等效成一個 MOS 電容( 金屬－ 氧化物 － 半導體襯底) 。在電路開關時，電容包括兩個過程: 達到“1”電平的充電過程和達到“0”電平的放電過程。電路運行速度的快慢是由開關時電容充放電的速度決定的，而電源和地引線上的寄生電阻和寄生電感會降低電容的充放電速度。因此設計低阻抗的供電系統能有效保障為芯片提供穩定的電壓和電流。而數字電路的開關電路或模擬電路工作中的瞬態電流經由 PDN 產生瞬態開關噪聲( SSN) 引起的電壓波動會嚴重影響晶體管的工作狀態: ① 當芯片電源引腳間的電壓過小時，會阻止晶體管的翻轉; ② 當芯片電源引腳間的電壓過大時，也會產生芯片工作可靠性問題;③ 電壓波動耦合到靜止的晶體管電路，可能會引起信號的誤觸發; ④ 電壓波動會引起的驅動器輸出波形延時，嚴重時也會產生信號的時序問題，表現為數字電路中的抖動。

隨著芯片堆疊數量的增加，I /O 互連密度的增加，SiP 產品在設計過程中需要著重研究電源完整性、信號完整性和電磁干擾( EMI) 。其中，電源完整性涉及電源分布網絡設計中功率噪聲的降低、電壓波動的抑制等; 信號完整性( SI) 主要是經由 PND 傳導引起的系統噪聲問題; 電磁干擾主要來源于電源/地平面間諧振引起的邊緣輻射和三維混合芯片堆疊芯片間電感性耦合。圖 5 為一種典型的三維系統級封裝示意圖，清楚地描繪了系統級封裝中存在的電源完整性、信號完整性和電磁干擾問題。通過 SiP 中疊層順序的變化、縮短敏感芯片的鍵合絲長度、減少鍵合絲等技術改進不僅能改善信號完整性，而且能削弱電磁干擾。

針對電磁干擾對 SiP 可靠性的影響，目前大多數是從產品本身結構設計、工藝改進等技術手段提升其電磁兼容能力，外部電磁環境干擾對 SiP 可靠性影響的文獻研究相對較少。

1．4 SiP 的失效機理

失效機理是指引起電子產品失效的物理、化學過程。導致電子產品失效的機理主要包括疲勞、腐蝕、電遷移、老化和過應力等物理化學作用。失效機理對應的失效模式通常是不一致的，不同的產品在相同的失效機理作用下會表現為不一樣的失效模式。SiP 產品引入了各類新材料和新工藝，特別是越來越復雜與多樣化的界面和互連方式，這也必然引入新的失效機理與失效模式。SiP 的基本組成包括芯片、組件和互連結構。不同功能的芯片通過粘接等方式安裝在基板上，電學連接是通過鍵合絲鍵合、倒裝焊、粘接、硅通孔等方式實現的。根據 SiP 的內部結構 組成，圖 6 展示了其主要的失效機理。

隨著電子產品向高密度集成、功能多樣化、小尺寸等方向發展，傳統的失效分析方法已不能完全適應當前技術發展的需要。為了滿足 SiP 產品的失效分析，實現內部互連結構和芯片內部結構中失效點的定位，分析技術必須向高空間分辨率、高電熱測試靈敏度以及高頻率的方向發展。目前，半導體器件失效分析的試驗項目及相關設備主要有以下幾種。

① 外部目檢: 光學顯微鏡、掃描電子顯微鏡和電子探針。

② 電特性測試: 器件功能測試機臺和半導體參數分析儀。

③ 無損分析: X-ray、掃描聲學顯微鏡( C-SAM) 、密封性檢查以及粒子碰撞噪聲測試儀( PIND) 。

④ 內部目檢及失效定位: 酸腐蝕開蓋機、機械探針測試臺等。

為了更好地滿足 SiP 產品的失效定位，3D X-ray、同步熱發射( LIT) 和磁顯微術等非破壞性缺陷檢測及定位技術以及液晶熱點檢測、紅外成像、微光顯微術( EMMI) 、激光束電阻異常偵測技術( OBIＲCH) 、聚焦離子束等破壞性缺陷檢測及定位技術不斷被開發應用。

2 存在的問題

SiP 概念自 20 世紀 90 年代提出以來，經過多年發展，其已在多個領域廣泛應用。但是，由于 SiP 本身結構復雜，我國半導體技術與西方發達國家相比差距較大，國產航天用 SiP 在可靠性領域依然存在以下問題。

( 1) 國產高可靠性 SiP 產品缺失?，F階段，發達國家在系統級封裝技術的研究和開發上處于領先地位，包括美國、德國、比利時、日本、韓國、新加坡、中國臺灣等國家或地區。如美國依靠其完整的半導體產業結構，從集成電路設計、終端產品集成等方面促進了系統級封裝在應用市場的開拓。由于SiP 產業依靠整個半導體產業鏈的配合，相比于國外和臺灣地區，中國大陸半導體產業起步較晚，目前整體水平仍有差距，特別是核心元器件設計、制造領域。在國家政策支持下，國內封裝企業如長電科技、天水天華、通富微電等以及各大高校研究所相繼開展了 SiP的研究，在三維封裝設計、混合信號芯片的測試方法、TSV 關鍵工藝等取得一些進展。

國內 SiP 產品整體可靠性與國外產品相比依然有差距，特別是應用在有高可靠性需求的航天航空等領域。由于航天產品本身定量小，無法大量批產，大多以手工作坊的模式進行生產，這導致 SiP 產品的良品率無法得到保障。同時，受限于國內芯片、材料、工藝、設備以及封裝設計的水平，部分航天用 SiP 出現芯片性能指標偏低、抗 ESD 能力差、內部互連不穩定、易干擾、塑封料易受潮等因固有缺陷導致的失效現象，產品可靠性較差。為發展航天用高可靠 SiP，應以航天重點型號用關鍵元器件的國產化工作為主導，不斷推動SiP 產品整個產業的自主發展。

( 2) SiP 產品測試分析能力不足。

航天用 SiP 產品設計是集眾多技術于一體的復雜技術，設計過程需要考慮如何實現多種工藝、電路和三維互連結構的高密度集成，需要綜合優化電、熱與機械( 力學) 性能，需要全局平衡信號/電源完整性、EMC /EMI 以及空間環境影響。國內部分現有檢測單位對復雜的大規模/超大規模集成電路、微波組件等尚無完整的檢測能力，更不具備對 SiP 開展完整的檢測分析。這本身與 SiP 內部核心芯片嚴重依賴進口有關，同時也與當前國內半導體產業精細分工，缺乏能對 SiP 各芯片、組件設計與測試融會貫通的復合型人才有關。并且，國內針對 SiP 的分析文獻主要是分析單一應力下單個結構的可靠性，缺少其在綜合應力下的整體可靠性分析和評價，與產品的實際應用環境相差較大，無法對航天等高可靠性應用領域的 SiP 產品做出有效的可靠性評價。

( 3) SiP 產品評價標準體系不完善。

目前，針對航天用 SiP 的評價標準主要借鑒 GJB2438A—2002《混合集成電路通用規范》。但是，航天用 SiP 是介于單機設備與元器件之間的一個“特殊群體”，對其進行分析不僅要考慮外部環境的熱效應、機械應力、電磁干擾等問題，同時還要兼顧器件自身的熱效應、材料匹配、電磁干擾等問題，尤其要關注新結構新工藝帶來的評價分析標準的缺失問題。國外早已建立起完備的航天元器件標準體系，如歐洲建立的基于歐洲航天局和航天元器件協調委員會的元器件標準體系，其目標是使元器件的設計、封裝、制造形成一套完整的可靠性評價體系; 美國國家航空航天局 NASA 也獨立建立了航天元器件標準體系。我國在參考現有的國際標準基礎上，結合我國的實際特點，逐步構建了中國航天元器件評價標準體系。但是，由于 SiP 產品結構的特殊性，依照國內現有航天元器件標準已無法對其可靠性進行有效的考核和評價。因此，開展系統級封裝產品的評價標準體系建設，使航天用 SiP 產品從設計、封裝、制造等多領域形成一套完整的可靠性評價體系顯得極為重要與迫切。